# Informe de Progreso

***Integración de Sistemas Digitales – Bloque III***

Responsable del grupo:

Fase:

1. **Integrantes del grupo**

Indica los nombres y apellidos de los integrantes del grupo.

|  |
| --- |
| 1. Javier Presmanes Cardama |
| 1. Iván Vivas Pastor |
| 1. Pasqual Moya Ruiz |
| 1. Samuel García Such |
| 5. |
| 6. |

# Tareas realizadas por cada miembro del grupo

Indica las tareas realizadas por cada integrante del grupo. La descripción puede ser concisa pero descriptiva del trabajo realizado por cada alumno/a.

|  |  |
| --- | --- |
| Alumno/a 1 | Javier Presmanes Cardama |
| Breve descripción de las tareas en que ha estado involucrado | * Gestión del grupo * Diseño de los controladores principales * Diseño de módulos de memoria y banco de registros * Corrección de la ALU y ampliación de capacidades * Verificación de programa Fibonacci * Revisión programas ensamblador * Debug completo del RISC-V (diseño, verificación y asm) |

|  |  |
| --- | --- |
| Alumno/a 2 | Iván Vivas Pastor |
| Breve descripción de las tareas en que ha estado involucrado: | * Verificación del programa Bubble sort * Verificación de la ALU, banco de registros y memorias |

|  |  |
| --- | --- |
| Alumno/a 3 | Pasqual Moya Ruiz |
| Breve descripción de las tareas en que ha estado involucrado | * Programas Fibonacci y Bubble sort en ensamblador. * Programas sencillos en ensamblador para verificación rápida de instrucciones. * Asistencia en Verificación (banco de registros y memoria). |

|  |  |
| --- | --- |
| Alumno/a 4 | Samuel Garcia Such |
| Breve descripción de las tareas en que ha estado involucrado | * Diseño de ALU. * Instanciación e interconexión de los diferentes módulos en core. * Autocheckeos del core. |

|  |  |
| --- | --- |
| Alumno/a 5 |  |
| Breve descripción de las tareas en que ha estado involucrado |  |

|  |  |
| --- | --- |
| Alumno/a 6 |  |
| Breve descripción de las tareas en que ha estado involucrado |  |

# Objetivos alcanzados/en desarrollo y grado de consecución.

Indica qué objetivos asociadas a las tareas de la fase correspondiente han sido alcanzados o están en desarrollo, así como el grado de consecución aproximado (en %) de las tareas propuestas en tu opinión.

|  |  |
| --- | --- |
|  | Tareas realizadas y/o en desarrollo |
| Sub-Tareas Diseño | * Implementación y testeo de las instrucciones de tipo R, I, control de flujo y carga/almacenamiento con sus respectivos autocheckeos * Soporte de operaciones de ALU completa, más allá de las utilizadas en los programas de ejemplo * Se esta trabajando en la implementación de instrucciones más avanzadas como las aritmético-lógicas sobre inmediatos enteros, aritmético-lógicas sobre registros enteros y otras de control de flujo. Aunque esta parte NO esta testeada, simplemente hay ciertas partes del código escritas |
| Grado de consecución (%) | 100% |

|  |  |
| --- | --- |
|  | Tareas realizadas y/o en desarrollo |
| Sub-Tareas Verificación | * Verificación funcional para los programas de Fibonacci y bubble sort, con varios ejemplos y con cierto grado de libertad. * Programas de verificación muy sencillos y directos, con intención de comprobar solamente el resultado final, no el proceso. |
| Grado de consecución (%) | 100% |

## Fecha: 08/12/2021

Firmas de los integrantes del grupo:

Texto

Descripción generada automáticamente

Un dibujo de un pizarrón blanco

Descripción generada automáticamente con confianza baja

Pizarrón blanco con letras negras

Descripción generada automáticamente con confianza mediaUn dibujo de un pizarrón blanco

Descripción generada automáticamente con confianza baja